본문 바로가기

디지털 회로 개론

 (17)
7-1강 - Selected Topics 1(CMOS Circuit Design) 1. Circuit Technology 0) Circuit Technology 1> 1세대 : Vacuum Tube (진공관) 2> 2세대 : Transister 3> 3세대 : IC (Integrated Circuit) chip이라고도 부릅니다. 많은 transister가 single chip내부에 있습니다. 4> 4세대 : LSI (Large Scale Integrated), VLSI (Very Large Scale Integrated) 수백만의 transister가 single chip 내부에 있습니다. ※ 결론 : 트랜지스터가 발달해서 컴퓨터가 발달할 수 있었습니다. cf> Terminology cf > 동그란 모양 = 0 들어와야 연결 = p-type -> closed switch = NC ->..
6-5강 - Sequential Circuit Design 5 (Sequential Circuit Analysis) 7. Sequential Circuit Analysis (top-down) 지금까지는 어떤 함수를 만들 것인지 정하고 그에 맞는 설계를 design합니다. (bottom-up) 설계도를 보고 어떤 함수인지 알아내는 것 (리버스 엔지니어링) 0) 풀이법 정리 1> equation 구하기 (4번의 역) input(x)과 present state(q, Flip-Flop의 present output)을 이용하여 [1]과 [2]를 구합니다. [1] Flip-Flop input(D_k) [2] output(z) → [3] Moore vs Mealy를 판단 (output이 state로만 결정 vs output이 input & state로 결정) 2> State Table 구하기 (3, 2번의 역) [1] Flip-F..
6-4강 - Sequential Circuit Design 4 (Counter example) 6. Counter Example 0) Synchronous Counter 0> Example 2-bit Counter이며 x=1일 때에만, binary state가 00, 01, 10, 11로 변하고 x=0일 때에는 회로가 변하지 않는다. 1> State Diagram 2> State Table 3> JK Flip-Flop 관점으로 만든 State Table [1] JK Flip-Flop Exciation Table [2] JK Flip-Flop 관점으로 만든 State Table 4> Karnaugh Map 1) 2-bit Countdown Counter ※ 특이한 점 : output이 없다. state가 이미 binary number이다. 0> 문제 소개 x=0일 때는 변화가 없고 x=1일 때는 1..
6-3강 - Sequential Circuit Design 3 (Parity Checker example) 5. Parity Checker Example 0) Parity Checker 1> Parity Bit Parity Bit란 data를 송수신하는 과정 혹은 처리하는 과정에서 해당 data 내에 오류가 있는지를 검증하기 위해 사용하는 bit입니다. 보통 8bit 중에서 7bit는 data 정보를 담고 1bit를 Parity bit를 쓰는데 이 때, 7bit 내에 1의 개수가 짝수이냐 홀수이냐에 따라 Parity bit의 값이 다릅니다. 2> even parity checker data 내의 1의 개수를 짝수로 맞춰주어야 합니다. 그래서 7bit 내에 1의 개수가 홀수이면, Parity bit를 1로 설정 7bit 내에 1의 개수가 짝수이면, Parity bit를 0으로 설정 3> odd parity ch..
6-2강 - Sequential Circuit Design 2 (Sequence Detector example - Mealy & Moore) 4. Sequence Recognizer Example 1) Mealy Machine 0> example에 대한 소개 1101 sequence를 인식하는 sequence recognizer를 만듭니다. (주의 : 1101101은 1101이 2번 등장한 것입니다.) cf> Mealy Machine의 결정적인 특징 현재 state와 현재 input을 통해 다음 state를 결정합니다. 1. (state diagram) 그래서 arg(화살표)에 현재 input을 표기합니다. 2. (state table) 현재 input에 따라 output은 다르기 때문에 현재 input(x)에 따라 output을 따로 표기합니다. 1> State Diagram 만들기 (sequence 인식에 필요한 state들을 각각 정의합..
6-1강 - Sequential Circuit Design 1 (Finite State Machine, Moore Machine & Mealy Machine) 0. Background 순차회로의 경우 이전의 combinational system과 달리 history까지 고려해서 다음 state를 결정합니다. 그로 인해 Truth Table 만으로는 값의 변화를 효율적으로 나타내기 어려울 수 있습니다. 그래서 순차회로를 더 잘 표현할 수 있도록 State Diagram과 State Table을 사용합니다. 1) State Table Truth Table에서는 어떤 input들이 주어졌을 때, output이 어떤 state를 가지는지만 파악했다면 State Table은 순차회로 특성에 맞게 input과 history를 동시에 고려합니다. State Table은 위의 가로줄은 input 조합, 왼쪽 세로줄은 history(현재 상태)가 주어지고 '이 history(..
5-2강 - Analysis of Sequential Systems 2 (Flip Flops) 2. Flip Flops 이전에 배운 Latch와 달리, 기본적으로 Clock이 enable로 작용하는 순차회로 일반적으로 Flip Flop을 주로 사용합니다. 0) background 1> Leading edge triggered (rising edge) 2> Trailing edge triggered (falling edge) 3> D flip flop (input : D, clk) (D=0 -> Q+=0 & D=1-> Q+=1) 4> SR flip flop (input : S, R, clk) ( (S, R) = (0,0)일 때, undefined) 5> JK flip flop (input : J, K, clk) ( (J, K) = (0, 0)일 때, Q+ = Q) 6> T flip flop (inp..
5-1강 - Analysis of Sequential Systems 1 (Latch) 0. Sequential System 1) finite state machine state는 현재 0 또는 1의 값을 의미하므로 memory로 생각해도 된다. 그러므로 유한한 메모리를 저장하는 machine을 말한다. 1> memory를 가진 system 2> output은 [1] 현재 input과 [2] 과거 history를 통해 결정합니다. 2) Synchronous system clock이 input, internal, output signal에 영향을 미칩니다. cf> Clock 일정 속도로 0과 1이 반복되는 signal cf> Latch 1-bit를 저장하는 메모리 1. Latch 1) SR Latch 0> boolean function 1> 회로도 2> Truth table (S, R) = ..

티스토리툴바