본문 바로가기

디지털 회로 개론

6-3강 - Sequential Circuit Design 3 (Parity Checker example)

5. Parity Checker Example

0) Parity Checker

1> Parity Bit

Parity Bit란 data를 송수신하는 과정 혹은 처리하는 과정에서 해당 data 내에 오류가 있는지를 검증하기 위해 사용하는 bit입니다. 보통 8bit 중에서 7bit는 data 정보를 담고 1bit를 Parity bit를 쓰는데 이 때, 7bit 내에 1의 개수가 짝수이냐 홀수이냐에 따라 Parity bit의 값이 다릅니다.

 

2> even parity checker

data 내의 1의 개수를 짝수로 맞춰주어야 합니다.

그래서

7bit 내에 1의 개수가 홀수이면, Parity bit를 1로 설정

7bit 내에 1의 개수가 짝수이면, Parity bit를 0으로 설정

 

3> odd parity checker

data 내의 1의 개수를 홀수로 맞춰주어야 합니다.

그래서

7bit 내에 1의 개수가 짝수이면, Parity bit를 1로 설정

7bit 내에 1의 개수가 홀수이면, Parity bit를 0으로 설정

 

4> odd parity checker example

 

 

cf> 회로 구성

1) Parity Checker Example

1>  State Diagram 작성

[0] state는 2개 있습니다. (홀짝만으로 이 data가 정상/비정상을 구분하기 때문이다.

[1] state 정의

S0 : 현재 bit 총 합이 even

S1 : 현재 bit 총 합이 odd

 

2> State Table

cf> 아래 형태가 앞으로 사용하기에는 더 적합합니다.

 

3> T Flip-Flop 관점으로 만든 State Table

[1] T Flip-Flop의 Exciation Table

[2] T Flip-Flop 관점으로한 State Table 

 

4> Karnaugh map

 

5> 회로 구현