2-4강 - vivado 실행

1. Vivado 프로젝트 생성

1> quick start -> create project

2> directory 설정

3> RTL Project

 

4> Add source

5> Default part

Choose a default Xilinx part or board for your project.

6> New Project

 

7> 프로젝트 생성 직후의 모습

2. Project

1) 생성된 프로젝트 화면

2) Simulation

0> design source 코드 완성

`timescale 1ns / 1ps

module inv(
   input a,
   output y
    );

assign y=~a;


endmodule

1> Add Source

2> Add or create simulation sources

3> Create source file

 

 

4> define module

5> simulation code 완성

`timescale 1ns / 1ps

module inv_tb;

reg aa;

wire y;

inv u_inv (
.a (aa ),
.y (y ) );

initial aa = 1'b0;
always aa = #100 ~aa;

initial begin
	#1000
	$finish;
end

endmodule

6> Run Behavioral Simulation

(좌클릭)

이후에 실행되는 것을 볼 수 있다.

 

3. schematic

1> RTL ANALYSIS -> Open Elaborated

 

2> 결과